基于当代DRAM结构的存储器控制器设计
迈肯思科技
发布时间:2019-11-30
1、引言
当代计算机系统越来越受存储性能的限制。处理器性能每年以60%的速率增长,存储器芯片每年仅仅增加10%的带宽,本文就如何设计一种符合当代DRAM结构的高效存储器控制器进行研究。
本文第二部分介绍当代DRAM结构特点;第三部分介绍存储器控制器结构以及调度算法;第四部分介绍模拟环境以及性能表现。
2、当代DRAM结构
为了提高存储器的性能,存储器控制器的设计必须充分利用当代DRAM的特点。DRAM是3D的存储器(体行列),每个体独立于其他体操作并且一次存取整行。当存储阵列的一行被存取(行激活),存储阵列的整行被传输到这个体的行缓冲。当一行在行缓冲中处于激活态,任何的读写(列存取)可以执行。当完成所有可利用的列存取,被缓冲的行必须依靠外在的操作(体预充电)写回存储阵列,为后来的行激活操作做准备。
存储器存取调度者必须满足DRAM时序和资源限制。共享的地址和数据线资源使存取串行化到不同的DRAM体,但是每个体的状态机是独立的。因此,调度者必须仲裁要使用单一资源的预充电、行、列操作。要充分利用存储带宽,必须每次行激活下有足够的列存取并且隐藏其他体的预充电/激活延迟。
3、存储器控制器结构及调度算法
存储器存取调度是排序DRAM操作(体预充电,行激活,列存取)完成当前挂起的存储器存取的过程。操作表示一个命令(如行激活、列存取),被存储器控制器发射到DRAM。访问表示由处理器产生的存储器访问(如读访问或者写访问)。一个访问产生一个或者多个存储器操作。
全国服务电话:
13066931819
13066931819
Copyright©2019 深圳市迈肯思科技有限公司
粤ICP备16030717号
粤ICP备16030717号